信號在信號線上的質(zhì)量，是信號在電路中能以正確的時序和電壓作出響應(yīng)的能力叫做信號完整性(Signal Integrity)簡稱SI， 集成電路芯片(IC)或邏輯器件的開關(guān)速度高，端接元件的布局不正確或高速信號的錯誤布線等都會引起如反射(reflection)、串?dāng)_(crosstalk)、過沖(overshoot)、欠沖(undershoot)、振鈴(ringing)等信號完整性問題，從而可能使系統(tǒng)輸出不正確的數(shù)據(jù)，電路工作不正常甚至完全不工作．
PCB的信號完整性與設(shè)計 在PCB的設(shè)計中，PCB設(shè)計人員需要把元器件的布局、布線及每種情況下應(yīng)采用的何種SI問題解決方法綜合起來，才能更好地解決PCB板的信號完整性問題．在某些情況下IC的選擇能決定SI問題的數(shù)量和嚴重性．開關(guān)時間或邊沿速率是指IC狀態(tài)轉(zhuǎn)換的速率，IC邊沿速率越快，出現(xiàn)SI問題的可能性越高，正確地端接器件就很重要． PCB設(shè)計中減少信號完整性問題常用的方法是在傳輸線上增加端接元器件．在端接過程中，要權(quán)衡元器件數(shù)量、信號開關(guān)速度和電路功耗三方面的要求．例如增加端接元器件意味著PCB設(shè)計人員可用于布線的空間更少，而且在布局處理的后期增加端接元器件會更加困難，因為必須為新的元件和布線留出相應(yīng)的空間．因此在PCB布局初期就應(yīng)當(dāng)搞清楚是否需要放置端接元器件．
信號完整性設(shè)計的一般準則
如何合理設(shè)計電流的分配?尤其是電/地層中電流的分配設(shè)計十分困難，而總電流在PCB板中的分配如果不均勻，會直接明顯地影響PCB板的不穩(wěn)定工作．
如何設(shè)計多種類的電源分塊系統(tǒng)?如3.3V、2.5V、3V、1.8V、5V、12V等等．電源層的合理分割和共地問題是PCB是否穩(wěn)定的一個十分重要的因素．
如何配置退耦電容?利用退耦電容來消除噪聲是常用的手段，但如何確定其電容量?電容放置在什么位置?采用什么類型的電容等?
如何消除地彈噪聲?地彈噪聲是如何影響和干擾有用信號的?
回路(Return Path)噪聲如何消除?很多情況下，回路設(shè)計不合理是電路不工作的關(guān)鍵，而回路設(shè)計往往是工程師最束手無策的工作．
PCB的層數(shù)如何定義?包括采用多少層?各個層的內(nèi)容如何安排最合理?如應(yīng)該有幾層信號層、電源層和地層，信號層與地層如何交替排列等．
常見的如過沖、欠沖、振鈴、傳輸線時延、阻抗匹配、串?dāng)_、毛刺等有關(guān)信號畸變的問題，但這些問題和上述問題是不可分割的，它們之間是因果關(guān)系．
2．確保信號完整性的PCB板設(shè)計準則
SI和EMC專家在PCB布線之前要進行仿真和計算，然后，PCB板設(shè)計就可以遵循一系列非常嚴格的設(shè)計規(guī)則，在有疑問的地方，可以增加端接元器件，從而獲得盡可能多的SI安全裕量．
電源完整性(PI)與信號完整性(SI)是密切關(guān)聯(lián)的，電源完整性直接影響最終PCB板的信號完整性．而且很多情況下，影響信號畸變的主要原因是電源系統(tǒng)．
信號完整性(SI)問題解決得越早，設(shè)計的效率就越高，從而可避免在電路板設(shè)計完成之后才增加端接元器件．
EMC設(shè)計目前主要采用設(shè)計規(guī)則檢查方式，很重要的一點，就是企業(yè)必須逐步建立和完善適合企業(yè)特定領(lǐng)域產(chǎn)品的設(shè)計規(guī)范，形成一整套的EMC設(shè)計規(guī)則集．這些在國外的大公司非常普及，如三星和SONY．這些規(guī)則由人或者EDA軟件來檢查核對．
隨著IC輸出開關(guān)速度的提高，不管信號周期如何，幾乎所有設(shè)計都遇到了信號完整性問題．即使過去沒有遇到SI問題，但是隨著電路工作頻率的提高，一定會遇到信號完整性的問題．
400-852-8880
